Fakulta informačních technologií VUT v Brně

Detail publikace

Input and Output Generation for the Verification of ALU: a Use Case

ČEKAN Ondřej, PÁNEK Richard a KOTÁSEK Zdeněk. Input and Output Generation for the Verification of ALU: a Use Case. In: Proceedings of IEEE East-West Design & Test Symposium. Kazan: IEEE Computer Society, 2018, s. 331-336. ISBN 978-1-5386-5709-6.
Název česky
Generování vstupů a výstupů pro verifikaci ALU
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Čekan Ondřej, Ing. (UPSY FIT VUT)
Pánek Richard, Ing. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Abstrakt
Příspěvek prezentuje přístup univerzálního generování stimulů pro aritmeticko-logickou jednotku (ALU). Přístup je zaměřen jak na generování vstupních dat, tak na generování očekávaného výstupu v jednom stimulu. Proces generování je založen na pravděpodobnostní bezkontextové gramatice, která je navržena pro univerzální popis stimulů pro různé systémy. V práci je prezentován experiment s dosaženým pokrytím ve funkční verifikaci.
Rok
2018
Strany
331-336
Sborník
Proceedings of IEEE East-West Design & Test Symposium
Konference
16th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM, Kazan, RU
ISBN
978-1-5386-5709-6
Vydavatel
IEEE Computer Society
Místo
Kazan, RU
DOI
BibTeX
@INPROCEEDINGS{FITPUB11833,
   author = "Ond\v{r}ej \v{C}ekan and Richard P\'{a}nek and Zden\v{e}k Kot\'{a}sek",
   title = "Input and Output Generation for the Verification of ALU: a Use Case",
   pages = "331--336",
   booktitle = "Proceedings of IEEE East-West Design \& Test Symposium",
   year = 2018,
   location = "Kazan, RU",
   publisher = "IEEE Computer Society",
   ISBN = "978-1-5386-5709-6",
   doi = "10.1109/EWDTS.2018.8524641",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/11833"
}
Nahoru