Detail publikace

ArithsGen: Arithmetic Circuit Generator for Hardware Accelerators

KLHŮFEK Jan a MRÁZEK Vojtěch. ArithsGen: Arithmetic Circuit Generator for Hardware Accelerators. In: 2022 25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS '22). Prague: Institute of Electrical and Electronics Engineers, 2022, s. 44-47. ISBN 978-1-6654-9431-1. Dostupné z: https://doi.org/10.1109/DDECS54261.2022.9770152
Název česky
ArithsGen: Generátor aritmetických obvodů použitelných v hardwarových akcelerátorech
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Klhůfek Jan, Ing. (UPSY FIT VUT)
Mrázek Vojtěch, Ing., Ph.D. (UPSY FIT VUT)
URL
Abstrakt

Generátory aritmetických obvodů mohou automaticky poskytovat různé implementace aritmetických obvodů, které vykazují různé poměry mezi klíčovými parametry obvodu (zpoždění, plocha, spotřeba energie). Existující volně dostupné generátory mají omezenou funkčnost, zejména pokud generujeme složitější obvody. Abychom překonali jejich uvedená omezení, vyvinuli jsme nový generátor aritmetických obvodů nazvaný ArithsGen. ArithsGen dokáže generovat specifické architektury sčítaček a násobiček se znaménkem a bez znaménka pomocí základních stavebních prvků, jako jsou vodiče a hradla.  Oproti stávajícím generátorům může uživatel například určit typ sčítaček použitých v násobičkách. Nástroj podporuje různé výstupní formáty (Verilog, BLIF, C/C++ nebo numerické netlisty). Funkčnost nástroje ArithsGen byla demonstrována  při syntéze a optimalizaci generických přizpůsobitelných přesných a přibližných sčítaček a násobiček. Dále jsme obvody vygenerované programem ArithsGen použili jako počáteční implementaci pro evoluční nástroj pro automatickou aproximaci číslicových obvodů. Ukázali jsme, že různé počáteční obvody (generované programem ArithsGen) významně ovlivňují vlastnosti těchto přibližných implementací. Nástroj je k dispozici online na adrese https://github.com/ehw-fit/ariths-gen.

Rok
2022
Strany
44-47
Sborník
2022 25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS '22)
Konference
25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, Hotel Vienna House Diplomat Prague, Evropská 370/15, 160 41 Praha 6, CZ
ISBN
978-1-6654-9431-1
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Prague, CZ
DOI
10.1109/DDECS54261.2022.9770152
UT WoS
000835725500008
EID Scopus
2-s2.0-85130500895
BibTeX 
@INPROCEEDINGS{FITPUB12570,
   author = "Jan Klh\r{u}fek and Vojt\v{e}ch Mr\'{a}zek",
   title = "ArithsGen: Arithmetic Circuit Generator for Hardware Accelerators",
   pages = "44--47",
   booktitle = "2022 25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS '22)",
   year = 2022,
   location = "Prague, CZ",
   publisher = "Institute of Electrical and Electronics Engineers",
   ISBN = "978-1-6654-9431-1",
   doi = "10.1109/DDECS54261.2022.9770152",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/12570"
}
Nahoru