Detail výsledku

On the Automatic Design of Testable Circuits

SEKANINA, L.; RŮŽIČKA, R. On the Automatic Design of Testable Circuits. Proceedings of IEEE Workshop on Design nad Diagnostics of Electronic Circuits and Systems. Poznań: Publishing House of Poznan University of Technology, 2003. p. 299-300. ISBN: 83-7143-557-6.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Sekanina Lukáš, prof. Ing., Ph.D.
Růžička Richard, doc. Ing., Ph.D., MBA
Abstrakt

An approach to the design of non-trivial circuits that are competitive with conventional designs in terms of quality as well as implementation cost, and furthermore, which are easily testable, is introduced in this paper.

Klíčová slova

Evolutionary design, testability, digital circuits

Rok
2003
Strany
299–300
Sborník
Proceedings of IEEE Workshop on Design nad Diagnostics of Electronic Circuits and Systems
Konference
6th IEEE International Workshop On DDECS
ISBN
83-7143-557-6
Vydavatel
Publishing House of Poznan University of Technology
Místo
Poznań
BibTeX 
@inproceedings{BUT13960,
  author="Lukáš {Sekanina} and Richard {Růžička}",
  title="On the Automatic Design of Testable Circuits",
  booktitle="Proceedings of IEEE Workshop on Design nad Diagnostics of Electronic Circuits and Systems",
  year="2003",
  pages="299--300",
  publisher="Publishing House of Poznan University of Technology",
  address="Poznań",
  isbn="83-7143-557-6"
}
Projekty
Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu, GAČR, Standardní projekty, GA102/01/1531, zahájení: 2001-01-01, ukončení: 2003-12-31, ukončen
Formální přístup k plánování testu číslicových obvodů, GAČR, Postdoktorandské granty, GP102/03/P176, zahájení: 2003-01-01, ukončení: 2005-12-31, ukončen
Výzkumné skupiny
Výzkumná skupina Superpočítačových technologií SC@FIT (VZ SC@FIT)
Pracoviště
Fakulta informačních technologií (FIT)
Nahoru