Detail výsledku

Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design

GAJDA, Z.; SEKANINA, L. Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design. 2007 Genetic and Evolutionary Computation Conference. New York: Association for Computing Machinery, 2007. p. 245-252. ISBN: 9781595936974.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Abstrakt

V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních obvodů, které obsahují méně tranzistorů než existující řešení. Použití nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční algoritmus. 

Klíčová slova

digital circuit, evolutionary design, cartesian genetic programming

URL
Rok
2007
Strany
245–252
Sborník
2007 Genetic and Evolutionary Computation Conference
Konference
Genetic and Evolutionary Computation Conference
ISBN
9781595936974
Vydavatel
Association for Computing Machinery
Místo
New York
BibTeX
@inproceedings{BUT28799,
  author="Zbyšek {Gajda} and Lukáš {Sekanina}",
  title="Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design",
  booktitle="2007 Genetic and Evolutionary Computation Conference",
  year="2007",
  pages="245--252",
  publisher="Association for Computing Machinery",
  address="New York",
  isbn="9781595936974",
  url="http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf"
}
Projekty
Metody návrhu polymorfních číslicových obvodů, GAČR, Standardní projekty, GA102/06/0599, zahájení: 2006-01-01, ukončení: 2008-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Pracoviště
Nahoru