Fakulta informačních technologií VUT v Brně

Detail publikace

Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration

STAREČEK Lukáš, SEKANINA Lukáš a KOTÁSEK Zdeněk. Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration. In: Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Bratislava: IEEE Computer Society, 2008, s. 255-258. ISBN 978-1-4244-2276-0.
Název česky
Redukce počtu testovacích vektorů pomocí rekonfigurace na úrovni hradel
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Abstrakt
Článek popisuje způsob umožňující snížit počet testovacích vektorů číslicového obvodu pomocí rekonfigurace některých hradel obvodu. Rekonfigurace je provedena před tím, než je aplikována posloupnost testovacích vektorů. První experimenty ukazují, že je možné snížit počet testovacích vektorů na 70% původní hodnoty.
Rok
2008
Strany
255-258
Sborník
Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop
Konference
IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop , Bratislava, SK
ISBN
978-1-4244-2276-0
Vydavatel
IEEE Computer Society
Místo
Bratislava, SK
BibTeX
@INPROCEEDINGS{FITPUB8603,
   author = "Luk\'{a}\v{s} Stare\v{c}ek and Luk\'{a}\v{s} Sekanina and Zden\v{e}k Kot\'{a}sek",
   title = "Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration",
   pages = "255--258",
   booktitle = "Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop",
   year = 2008,
   location = "Bratislava, SK",
   publisher = "IEEE Computer Society",
   ISBN = "978-1-4244-2276-0",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/8603"
}
Soubory
Nahoru