Detail výsledku
Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration
STAREČEK, L.; SEKANINA, L.; KOTÁSEK, Z. Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration. Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Bratislava: IEEE Computer Society, 2008. p. 255-258. ISBN: 978-1-4244-2276-0.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Stareček Lukáš, Ing., Ph.D., UPSY (FIT)
Sekanina Lukáš, prof. Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Sekanina Lukáš, prof. Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt
In this paper, a new concept which allows the reduction of test vectors volume is presented. The concept is based on reconfiguration of some gates of circuit under test. Instead of testing the original circuit, a circuit which has the same topology (but some of its gate functions are reconfigured) is actually tested. Two possible implementations of the reconfiguration are investigated. Preliminary experiments indicate that test length can be reduced to approx. 70% of its initial value while the increase in transistors is moderate.
Klíčová slova
digital circuit, test vector, reconfiguration
Rok
2008
Strany
255–258
Sborník
Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop
Konference
IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop
ISBN
978-1-4244-2276-0
Vydavatel
IEEE Computer Society
Místo
Bratislava
BibTeX
@inproceedings{BUT27766,
author="Lukáš {Stareček} and Lukáš {Sekanina} and Zdeněk {Kotásek}",
title="Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration",
booktitle="Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop",
year="2008",
pages="255--258",
publisher="IEEE Computer Society",
address="Bratislava",
isbn="978-1-4244-2276-0",
url="https://www.fit.vut.cz/research/publication/8603/"
}
Soubory
Projekty
Metody návrhu polymorfních číslicových obvodů, GAČR, Standardní projekty, GA102/06/0599, zahájení: 2006-01-01, ukončení: 2008-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Evolvable Hardware (VZ EHW)
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů
(UPSY)