Detail publikace
Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability
PEČENKA Tomáš, SEKANINA Lukáš a KOTÁSEK Zdeněk. Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability. ACM Transactions on Design Automation of Electronic Systems, roč. 13, č. 3, 2008, s. 1-21. ISSN 1084-4309.
Název česky
Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability
Typ
článek v časopise
Jazyk
angličtina
Autoři
Pečenka Tomáš, Ing. (UPSY FIT VUT)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Abstrakt
Článek představuje novou aplikaci evolučních algoritmů v oblasti testování číslicových obvodů. Popisuje metodu, která umožňuje navrhovat složité testovací obvody s požadovanými vlastnostmi z hlediska diagnostiky. Metoda byla použita k vytvoření nové sady benchmarkových obvodů. Jedná se o největší obvody doposud navržené evolučními algoritmy.
Rok
2008
Strany
1-21
Časopis
ACM Transactions on Design Automation of Electronic Systems, roč. 13, č. 3, ISSN 1084-4309
Vydavatel
Association for Computing Machinery
BibTeX
@ARTICLE{FITPUB8653, author = "Tom\'{a}\v{s} Pe\v{c}enka and Luk\'{a}\v{s} Sekanina and Zden\v{e}k Kot\'{a}sek", title = "Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability", pages = "1--21", journal = "ACM Transactions on Design Automation of Electronic Systems", volume = 13, number = 3, year = 2008, ISSN = "1084-4309", language = "english", url = "https://www.fit.vut.cz/research/publication/8653" }
Soubory