Detail publikace

Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability

PEČENKA, T.; SEKANINA, L.; KOTÁSEK, Z. Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, 2008, vol. 13, no. 3, p. 1-21. ISSN: 1084-4309.
Název česky
Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability
Typ
článek v časopise
Jazyk
anglicky
Autoři
Pečenka Tomáš, Ing., Ph.D.
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

evolutionary algorithm, digital circuit, testability analysis

Abstrakt

Článek představuje novou aplikaci evolučních algoritmů v oblasti testování číslicových obvodů. Popisuje metodu, která umožňuje navrhovat složité testovací obvody s požadovanými vlastnostmi z hlediska diagnostiky. Metoda byla použita k vytvoření nové sady benchmarkových obvodů. Jedná se o největší obvody doposud navržené evolučními algoritmy.

Rok
2008
Strany
1–21
Časopis
ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, roč. 13, č. 3, ISSN 1084-4309
BibTeX 
@article{BUT48172,
  author="Tomáš {Pečenka} and Lukáš {Sekanina} and Zdeněk {Kotásek}",
  title="Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability",
  journal="ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS",
  year="2008",
  volume="13",
  number="3",
  pages="1--21",
  issn="1084-4309",
  url="https://www.fit.vut.cz/research/publication/8653/"
}
Soubory
Nahoru