Detail výsledku
Firmware Optimization for Embedded Logic Control
Mikušek Petr, Ing., FIT (FIT), UIFS (FIT), UPSY (FIT)
Článek uvádí novou metodu reprezentace podtřídy neúplně specifikovaných funkcí s více výstupy pomocí multi-terminálních binárních rozhodovacích diagramů (MTBDDs). Je prezentován algoritmus pro redukci ceny a šířky MTBDD. Softwarový nástroj CAD používá k získání datové struktury MTBDD iterativní dekompozici a získaná struktura může být přímo mapovaná do firmware ve formě řetězených tabulek skoků. Na praktickém příkladu je ukázáno, že existuje prostoro-časový kompromis mezi objemem paměti pro všechny tabulky skoků v řídicí paměti a rychlostí běhu firmware. Předpokládá se podpora vícecestného větvení v mikrořadiči.
Incompletely specified functions, multi-terminal BDDs, iterative disjunctive decomposition, firmware design, multi-way branching
@article{BUT48027,
author="Václav {Dvořák} and Petr {Mikušek}",
title="Firmware Optimization for Embedded Logic Control",
journal="Programmable devices and systems",
year="2009",
volume="2009",
number="1",
pages="109--114",
issn="1474-6670",
url="https://www.fit.vut.cz/research/publication/9074/"
}
Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí, GAČR, Standardní projekty, GA102/07/0850, zahájení: 2007-01-01, ukončení: 2009-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení