Fakulta informačních technologií VUT v Brně

Detail publikace

Hardware Accelerator of Cartesian Genetic Programming with Multiple Fitness Units

VAŠÍČEK Zdeněk a SEKANINA Lukáš. Hardware Accelerator of Cartesian Genetic Programming with Multiple Fitness Units. Computing and Informatics, roč. 29, č. 6, s. 1359-1371. ISSN 1335-9150.
Název česky
Obvodový akcelerátor pro kartézské genetické programování s násobnými fitness jednotkami
Typ
článek v časopise
Jazyk
angličtina
Autoři
Abstrakt
Článek prezentuje nový akcelerátor pro kartézské genetické programování (CGP), který je implementován v jednom čipu FPGA. Akcelerátor umožňuje paralelní evaluaci několika kandidátních řešení. Byla navržena vhodná paměťová architektura s cílem maximalizovat výkonnost. V úloze evolučního návrhu obrazového filtru bylo dosaženo urychlení až 170 oproti vysoce optimalizované implementaci pracující na běžném počítači.
Rok
2010
Strany
1359-1371
Časopis
Computing and Informatics, roč. 29, č. 6, ISSN 1335-9150
Vydavatel
Slovak Academic Press
BibTeX
@ARTICLE{FITPUB9421,
   author = "Zden\v{e}k Va\v{s}\'{i}\v{c}ek and Luk\'{a}\v{s} Sekanina",
   title = "Hardware Accelerator of Cartesian Genetic Programming with Multiple Fitness Units",
   pages = "1359--1371",
   journal = "Computing and Informatics",
   volume = 29,
   number = 6,
   year = 2010,
   ISSN = "1335-9150",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/9421"
}
Soubory
Nahoru