Fakulta informačních technologií VUT v Brně

Detail publikace

A Fast Reconfigurable 2D HW Core Architecture on FPGAs for Evolvable Self-Adaptive Systems

OTERO Andres, SALVADOR Ruben, MORA Javier, DE la Torre Eduardo, RIESGO Teresa a SEKANINA Lukáš. A Fast Reconfigurable 2D HW Core Architecture on FPGAs for Evolvable Self-Adaptive Systems. In: Proceedings of the 2011 NASA/ESA Conference on Adaptive Hardware and Systems. Los Alamitos: IEEE Computer Society, 2011, s. 336-343. ISBN 978-1-4577-0599-1.
Název česky
Architektura rekonfigurovatelného 2D bloku pro vyvíjející se adaptivní systémy v FPGA
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Otero Andres (UPM)
Salvador Ruben (UPM)
Mora Javier (UPM)
De la Torre Eduardo (UPM)
Riesgo Teresa (UPM)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT)
Abstrakt
Moderní FPGA podporují dynamickou parciální rekonfiguraci. Článek popisuje rychle rekonfigurovatelnou modulární architekturu pro dynamicky rekonfigurovatelná FPGA, která je použitelná pro realizaci vyvíjejících se adaptivních systémů přímo na čipu.
Rok
2011
Strany
336-343
Sborník
Proceedings of the 2011 NASA/ESA Conference on Adaptive Hardware and Systems
Konference
NASA/ESA Conference on Adaptive Hardware and Systems 2011, San Diego, US
ISBN
978-1-4577-0599-1
Vydavatel
IEEE Computer Society
Místo
Los Alamitos, US
BibTeX
@INPROCEEDINGS{FITPUB9681,
   author = "Andres Otero and Ruben Salvador and Javier Mora and Eduardo Torre la De and Teresa Riesgo and Luk\'{a}\v{s} Sekanina",
   title = "A Fast Reconfigurable 2D HW Core Architecture on FPGAs for Evolvable Self-Adaptive Systems",
   pages = "336--343",
   booktitle = "Proceedings of the 2011 NASA/ESA Conference on Adaptive Hardware and Systems",
   year = 2011,
   location = "Los Alamitos, US",
   publisher = "IEEE Computer Society",
   ISBN = "978-1-4577-0599-1",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/9681"
}
Nahoru