Detail publikace

Design and Implementation of the Memory Scheduler for the FPGA - Based Router

MAREK, T.; BRYAN, L.; NOVOTNÝ, M. Design and Implementation of the Memory Scheduler for the FPGA - Based Router. Proc. of the Field Programmable Logic and Application 2004. Leuven: Springer Verlag, 2004. p. 1133-1139. ISBN: 3-540-22989-2.
Název česky
Design a implementace paměťového řadiče pro router na bázi FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Marek Tomáš
Bryan Luděk, Ing., Ph.D.
Novotný Martin
Klíčová slova

FPGA, DDR SDRAM, memory, router, IPV6

Abstrakt

Článek se zabývá návrhem řadiče paměti jakou součásti projektu Liberouter.

Rok
2004
Strany
1133–1139
Sborník
Proc. of the Field Programmable Logic and Application 2004
Konference
The International Conference on Field- Programmable Logic and Applications, Antwerp, BE
ISBN
3-540-22989-2
Vydavatel
Springer Verlag
Místo
Leuven
BibTeX 
@inproceedings{BUT17581,
  author="Tomáš {Marek} and Luděk {Bryan} and Martin {Novotný}",
  title="Design and Implementation of the Memory Scheduler for the FPGA - Based Router",
  booktitle="Proc. of the Field Programmable Logic and Application 2004",
  year="2004",
  pages="1133--1139",
  publisher="Springer Verlag",
  address="Leuven",
  isbn="3-540-22989-2"
}
Nahoru