Detail výsledku

An Area-Efficient Alternative to Adaptive Median Filtering in FPGAs

VAŠÍČEK, Z.; SEKANINA, L. An Area-Efficient Alternative to Adaptive Median Filtering in FPGAs. Proc. of 2007 International Conference on Field Programmable Logic and Applications. Los Alamitos: IEEE Computer Society, 2007. p. 216-221. ISBN: 1424410606.
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Vašíček Zdeněk, doc. Ing., Ph.D., CIS ‒ Interní systémy (CIS), FIT (FIT), UPSY (FIT)
Sekanina Lukáš, prof. Ing., Ph.D., UPSY (FIT)
Abstrakt

This paper presents a new approach to the FPGA implementation of image filters which are utilized to remove the salt-and-pepper noise of high intensity (up to 70% of corrupted pixels). The proposed solution combines image filters designed by means of evolutionary algorithm with a simple human-designed preprocessing and post-processing unit. It provides the same filtering capability as a standard adaptive median filter; however, using four times less Virtex slices.

Klíčová slova

image filter, FPGA, evolutionary design

Rok
2007
Strany
216–221
Sborník
Proc. of 2007 International Conference on Field Programmable Logic and Applications
Konference
The International Conference on Field Programmable Logic and Applications
ISBN
1424410606
Vydavatel
IEEE Computer Society
Místo
Los Alamitos
BibTeX 
@inproceedings{BUT28818,
  author="Zdeněk {Vašíček} and Lukáš {Sekanina}",
  title="An Area-Efficient Alternative to Adaptive Median Filtering in FPGAs",
  booktitle="Proc. of 2007 International Conference on Field Programmable Logic and Applications",
  year="2007",
  pages="216--221",
  publisher="IEEE Computer Society",
  address="Los Alamitos",
  isbn="1424410606",
  url="https://www.fit.vut.cz/research/publication/8398/"
}
Soubory
Projekty
Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí, GAČR, Standardní projekty, GA102/07/0850, zahájení: 2007-01-01, ukončení: 2009-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Evolvable Hardware (VZ EHW)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru