Hardwarová akcelerace AES-GCM pro protokol SSH

Tento článek popisuje návrh hardwarové akcelerační jednotky pro protokol SSH, který slouží pro zabezpečení přenosu síťových dat. Jednotka bude součástí čipu FPGA na vestavěném zařízení, takže návrh jednotky je založen na principech techniky HW/SW codesign. Jednotka je připravena pro spolupráci s modifikací existující softwarové knihovny implementující mechanismy protokolu SSH. Navržená architektura si bere za cíl urychlení výpočetně náročných operací protokolu SSH, konkrétně o zajištění integrity a šifrování zpracovávaných dat. Akcelerační jednotka implementuje šifrovací algoritmus Advanced Encryption Standard (AES) v režimu činnosti blokových šifer Galois Counter Mode (GCM), který zajišťuje důvěrnost, integritu a autentizaci dat. Implementovaná akcelerační jednotka dosahuje na frekvenci 100 MHz propustnosti až 2,4 Gb/s, existuje však potenciál pro další optimalizace jednotky.

This paper describes the design of hardware acceleration unit of SSH protocol used for securing network traffic. The unit is to be used as a part of FPGA design on embedded device, thus the design of the unit follows the principles of HW/SW codesign and is supposed to cooperate with modification of existing library implementing mechanisms of SSH protocol. The proposed architecture aims on acceleration of performance heavy computation, namely integrity assurance and encryption over processed data. To complete the goal, encryption algorithm Advanced Encryption Standard (AES) in Galois Counter Mode of operation was chosen, which provides data confidentiality, integrity and authentication. The implemented acceleration unit reaches maximum throughput of 2,4 Gbps at frequency of 100 MHz, though optimalizations are still possible.