Bilateralni filtr pro HDR tone mapping (IP jádro)

IP jádro realizuje konfiguraci FPGA obvodu pro bilaterální filtrování obrazu. Jedná se o velmi výkonnou implementaci, která umožňuje zpracovávat až 200 MPix /s. Implementace je popsána v jazyku C++ pro Vivado HLS 2015.2 a umožňuje změnu velikosti a parametrů bilaterálního filtru a přesnosti výpočtu. IP jádro je optimalizováno pro SoC platformu Xilinx Zynq. 

The IP core realizes the configuration of the FPGA for bilateral image filtering. Implementation can process up to 200 Mpix/s. The implementation is written in C ++ for Vivado HLS 2015.2 and allows to change the size and the parametrs of the bilateral filter and also accuracy of computation. The IP core is optimized for the Xilinx Zynq SoC platform.