Detail výsledku
Uplatnění formálních postupů při návrhu řadiče testu číslicového obvodu
Příspěvek se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = Register Transfer Level). Je v ní diskutována problematika modelování činnosti řadiče testu pomocí časovaného automatu, dále problematika paralelního přenosu diagnostických dat k testovaným prvkům a nakonec metodika výběru registrů, které se budou podílet na aplikaci testu prvků.
The paper describes the test controller design for RTL = Register Transfer Level. The problem of the test controller function modelling with the timed automaton is discused, the parallel transfer of diagnostic data approach is explained and finally the methodology of the test resource selection is demonstrated.
testovatelnost, test, řadič testu, úroveň meziregistrových přenosů, paralelní testy, Hasseův diagram
testability, test, test controller, register transfer level, parallel tests, Hasse diagram
@inproceedings{BUT17369,
author="Daniel {Mika}",
title="Uplatnění formálních postupů při návrhu řadiče testu číslicového obvodu",
booktitle="Počítačové architektúry & diagnostika PAD 2004",
year="2004",
pages="144--149",
publisher="Slovenská akademie věd",
address="Bratislava",
isbn="80-969202-0-0"
}