Detail výsledku

Partial Scan Methodologoies

KOTÁSEK, Z. Partial Scan Methodologoies. Research and Training Action for System on Chip Design, 5th FP Project. Bratislava: Slovak Academy of Science, 2004. p. 1-77.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT)
Abstrakt

Partial scan methodologies are seen as an alternative to applying atest to a digital circuit. In the presentation a survey of themethodologies is given.

Klíčová slova

digital circuit testability, test application

Rok
2004
Strany
1–77
Sborník
Research and Training Action for System on Chip Design, 5th FP Project
Vydavatel
Slovak Academy of Science
Místo
Bratislava
BibTeX 
@inproceedings{BUT17574,
  author="Zdeněk {Kotásek}",
  title="Partial Scan Methodologoies",
  booktitle="Research and Training Action for System on Chip Design, 5th FP Project",
  year="2004",
  pages="1--77",
  publisher="Slovak Academy of Science",
  address="Bratislava"
}
Projekty
Moderní metody syntézy číslicových systémů, GAČR, Standardní projekty, GA102/04/0737, zahájení: 2004-01-01, ukončení: 2006-12-31, ukončen
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru