Detail výsledku

Acceleration Methods for Evolutionary Design of Digital Circuits

VAŠÍČEK, Z. Acceleration Methods for Evolutionary Design of Digital Circuits. Brno: 2012. 162 p.
Typ
dizertace
Jazyk
angličtina
Autoři
Vašíček Zdeněk, doc. Ing., Ph.D., FIT (FIT), UPSY (FIT)
Klíčová slova

digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration

Rok
2012
Strany
162
Místo
Brno
BibTeX 
@misc{BUT192831,
  author="Zdeněk {Vašíček}",
  title="Acceleration Methods for Evolutionary Design of Digital Circuits",
  year="2012",
  pages="162",
  address="Brno"
}
Projekty
Matematické a inženýrské metody pro vývoj spolehlivých a bezpečných paralelních a distribuovaných počítačových systémů, GAČR, Doktorské granty, GD102/09/H042, zahájení: 2009-01-30, ukončení: 2012-12-31, ukončen
Natural computing na nekonvenčních platformách, GAČR, Standardní projekty, GAP103/10/1517, zahájení: 2010-01-01, ukončení: 2013-12-31, řešení
Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí, GAČR, Standardní projekty, GA102/07/0850, zahájení: 2007-01-01, ukončení: 2009-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru