Detail výsledku

NetFlow Probe Intended for High-Speed Networks

ŽÁDNÍK, M.; PEČENKA, T.; KOŘENEK, J. NetFlow Probe Intended for High-Speed Networks. Proceedings of the International Conference on Field Programmable Logic and Applications (FPL05). Tampere: IEEE Computer Society, 2005. p. 695-698. ISBN: 0-7803-9362-7.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Žádník Martin, Ing., Ph.D.
Pečenka Tomáš, Ing., Ph.D., UPSY (FIT)
Kořenek Jan, doc. Ing., Ph.D., UPSY (FIT)
Abstrakt

With growing speed of communication over the Internet there is a need for a reliable monitoring devices which are able to provide informations about spectrum of traffic mix, attacks, applications, etc.  This paper proposes architecture of network flow monitoring adapter based on hardware platform COMBO6. With utilization of field programmable gate arrays (FPGA) placed on these cards it is possible to monitor flows in high-speed environment. Several different models has been created to analyze and prove important characteristics of the architecture and results are derived.  The probe is able to monitor 1 million simultaneous flows on an 2Gbps network link.

Klíčová slova

NetFlow, COMBO6, FPGA

URL
Rok
2005
Strany
695–698
Sborník
Proceedings of the International Conference on Field Programmable Logic and Applications (FPL05)
Konference
15th International Conference on Field Programmable Logic and Applications
ISBN
0-7803-9362-7
Vydavatel
IEEE Computer Society
Místo
Tampere
BibTeX 
@inproceedings{BUT21528,
  author="Martin {Žádník} and Tomáš {Pečenka} and Jan {Kořenek}",
  title="NetFlow Probe Intended for High-Speed Networks",
  booktitle="Proceedings of the International Conference on Field Programmable Logic and Applications (FPL05)",
  year="2005",
  pages="695--698",
  publisher="IEEE Computer Society",
  address="Tampere",
  isbn="0-7803-9362-7",
  url="https://www.fit.vut.cz/research/publication/7836/"
}
Projekty
Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů, GAČR, Doktorské granty, GD102/05/H050, zahájení: 2005-01-01, ukončení: 2008-12-31, ukončen
Moderní metody syntézy číslicových systémů, GAČR, Standardní projekty, GA102/04/0737, zahájení: 2004-01-01, ukončení: 2006-12-31, ukončen
Výzkumné skupiny
Výzkumná skupina reprogramovatelných architektur (VZ FPGA)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru