Detail výsledku

FPGA Components in Simulink

ČERNÝ, S.; STRUŽKA, P.; KOŘENEK, J.; MARTÍNEK, T.; KOTÁSEK, Z. FPGA Components in Simulink. Proceedings of XXVIIIth International Autumn Colloquium ASIS 2006. Ostrava: Marq software s.r.o., 2006. p. 158-163. ISBN: 80-86840-26-3.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Černý Stanislav, Ing.
Stružka Petr, Ing.
Kořenek Jan, doc. Ing., Ph.D., UPSY (FIT)
Martínek Tomáš, doc. Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt

Thepaper gives a brief view on possibilities how to exploit modelingfeatures of Simulink interconnected with Processor Expert to finalizecode of VHDL components placed in FPGA. Such an FPGA can be used todeliver powerful co-processing unit where main processing unit (e.g.microcontroller) is not powerful enough and/or the task to be solvedis somehow special.

Klíčová slova

VHDL,FPGA, code generation, Simulink, modeling, Processor Expert

Rok
2006
Strany
158–163
Sborník
Proceedings of XXVIIIth International Autumn Colloquium ASIS 2006
Konference
28th International Autumn Colloquium Advanced Simulation of Systems - ASIS 2006
ISBN
80-86840-26-3
Vydavatel
Marq software s.r.o.
Místo
Ostrava
BibTeX 
@inproceedings{BUT22261,
  author="Stanislav {Černý} and Petr {Stružka} and Jan {Kořenek} and Tomáš {Martínek} and Zdeněk {Kotásek}",
  title="FPGA Components in Simulink",
  booktitle="Proceedings of XXVIIIth International Autumn Colloquium ASIS 2006",
  year="2006",
  pages="158--163",
  publisher="Marq software s.r.o.",
  address="Ostrava",
  isbn="80-86840-26-3"
}
Projekty
Moderní metody syntézy číslicových systémů, GAČR, Standardní projekty, GA102/04/0737, zahájení: 2004-01-01, ukončení: 2006-12-31, ukončen
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru