Detail výsledku

RT Level Test Optimization for Low Power Consumption

ŠKARVADA, J. RT Level Test Optimization for Low Power Consumption. MEMICS proceedings 2007. Brno: Ing. Zdeněk Novotný, CSc., 2007. p. 185-192. ISBN: 978-80-7355-077-6.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Škarvada Jaroslav, Ing., Ph.D., FIT (FIT), UPSY (FIT)
Abstrakt

The paper deals with low power consumption test optimization for register transfer level (RTL) circuits. A model of circuit under test (CUT), based on the theory of sets and relations is defined. In the model, the power consumption is seen as a parameter depending on circuit structure and input data used for the test. Optimization method to reduce power consumption during test application, is presented.

Klíčová slova

Register transfer level, power consumption optimization, test vectors reordering, scan cells reordering

Rok
2007
Strany
185–192
Sborník
MEMICS proceedings 2007
Konference
MEMICS'07 -- 3rd Doctoral Workshop on Mathematical and Engineering Methods in Computer Science
ISBN
978-80-7355-077-6
Vydavatel
Ing. Zdeněk Novotný, CSc.
Místo
Brno
BibTeX 
@inproceedings{BUT25354,
  author="Jaroslav {Škarvada}",
  title="RT Level Test Optimization for Low Power Consumption",
  booktitle="MEMICS proceedings 2007",
  year="2007",
  pages="185--192",
  publisher="Ing. Zdeněk Novotný, CSc.",
  address="Brno",
  isbn="978-80-7355-077-6"
}
Projekty
Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů, GAČR, Doktorské granty, GD102/05/H050, zahájení: 2005-01-01, ukončení: 2008-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru