Detail výsledku

Design of Integer Phase Locked Loop

HÁZE, J.; VRBA, R.; FUJCIK, L.; PROKOP, R. Design of Integer Phase Locked Loop. In MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků. Brno: Novotný, 2007. p. 27-34. ISBN: 978-80-214-3534-6.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Háze Jiří, doc. Ing., Ph.D., UMEL (FEKT)
Vrba Radimír, prof. Ing., CSc., UMEL (FEKT)
Fujcik Lukáš, doc. Ing., Ph.D., UMEL (FEKT)
Prokop Roman, Ing., Ph.D., UMEL (FEKT)
Abstrakt

The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process .

Klíčová slova

phase locked-loop

Rok
2007
Strany
27–34
Sborník
MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků
Konference
Electronic Devices and Systems EDS`07 IMAPS CS International Conference 2007
ISBN
978-80-214-3534-6
Vydavatel
Novotný
Místo
Brno
BibTeX 
@inproceedings{BUT28635,
  author="Jiří {Háze} and Radimír {Vrba} and Lukáš {Fujcik} and Roman {Prokop}",
  title="Design of Integer Phase Locked Loop",
  booktitle="MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků",
  year="2007",
  pages="27--34",
  publisher="Novotný",
  address="Brno",
  isbn="978-80-214-3534-6"
}
Pracoviště
Ústav mikroelektroniky (UMEL)
Nahoru