Detail výsledku
Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA
Článek se zabývá návrhem nové metodologie založené na automatizovaném vytváření hlídacích obvodů pro testování správnosti komunikačních protokolů a tvoří první krok a nejnižší vrstvu našich cílů pro vývoj systémů odolných proti poruchám na bázi FPGA. Pro automatizované vytváření hlídacích obvodů je definován formální jazyk pro popis chováni protokolu a navržen nástroj pro generování hlídacího obvodu v jazyce VHDL na základě tohoto popisu. Evaluace nové metodologie je provedena na komunikačním protokolu LocalLink vyvinutý firmou XILINX. V závěru jsou zhodnoceny vlastnosti nově prezentované metodiky a možnosti jejího využití v disertační práci.
In this paper, checker Generator for Comunication Protocols XILINX FPGA is described.
hlídací obvod, komunikační protokol, VHDL, FPGA
checker, comunication protocol, VHDL, FPGA
@inproceedings{BUT28839,
author="Martin {Straka}",
title="Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA",
booktitle="Počítačové architektury a diagnostika 2007",
year="2007",
pages="129--136",
publisher="Západočeská univerzita v Plzni",
address="Plzeň",
isbn="978-80-7043-605-9",
url="https://www.fit.vut.cz/research/publication/8441/"
}Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení