Detail výsledku

Využití a akcelerace evolučních technik pro návrh číslicových obvodů

VAŠÍČEK, Z. Využití a akcelerace evolučních technik pro návrh číslicových obvodů. Počítačové architektury a diagnostika 2010. Brno: Fakulta informačních technologií VUT v Brně, 2010. s. 165-170. ISBN: 978-80-214-4140-8.
Název anglicky
The evolutionary techniques for digital circuits : acceleration and applications
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Vašíček Zdeněk, doc. Ing., Ph.D., UPSY (FIT)
Abstrakt
V posledních letech bylo v řadě publikací ukázáno, že využitím evoluční technik při řešení konkrétního problému jsme schopni získat kvalitní a mnohdy inovativní výsledky.
Často skloňovaným nedostatkem evolučního přístupu je však problém škálovatelnosti, zejména problém škálovatelnosti evaluace, který znemožňuje efektivně řešit komplexní úlohy.
Ačkoliv nejvíce výsledků bylo dosaženo v oblasti návrhu číslicových obvodů, nebyl doposud publikován přístup umožňující pracovat s obvody čítajícími více než cca 25 vstupů.
Článek popisuje strukturu disertační práce, která se zabývá návrhem technik umožňujících redukovat problém škálovatelnosti evaluace.
V oblasti návrhu kombinačních obvodů se podařilo spojením evolučních technik s metodami formální verifikace tento problém výrazně redukovat, navržený přístup je schopen manipulovat s obvody čítajícími desítky až stovky vstupů.
Abstrakt anglicky

In recent years, it has been shown that by means of evolutionary techniques we can obtain quality and sometimes innovative solutions (especially in the field of digital system design). However, evolutionary approach are seldom applicable to solve complex tasks due to the so called scalability problem, in particular the problem of scalability of evaluation. This paper describes the structure of the dissertation thesis that proposes various approaches that can reduce the scalability problem in evolutionary design.

Klíčová slova anglicky

evolutionary design, digital circuits, cartessian genetic programming, acceleration, fpga

Rok
2010
Strany
165–170
Sborník
Počítačové architektury a diagnostika 2010
ISBN
978-80-214-4140-8
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno
BibTeX 
@inproceedings{BUT35127,
  author="Zdeněk {Vašíček}",
  title="Využití a akcelerace evolučních technik pro návrh číslicových obvodů",
  booktitle="Počítačové architektury a diagnostika 2010",
  year="2010",
  pages="165--170",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="978-80-214-4140-8"
}
Projekty
Bezpečné, spolehlivé a adaptivní počítačové systémy, VUT, Vnitřní projekty VUT, FIT-S-10-1, zahájení: 2010-03-01, ukončení: 2010-12-31, ukončen
Matematické a inženýrské metody pro vývoj spolehlivých a bezpečných paralelních a distribuovaných počítačových systémů, GAČR, Doktorské granty, GD102/09/H042, zahájení: 2009-01-30, ukončení: 2012-12-31, ukončen
Natural computing na nekonvenčních platformách, GAČR, Standardní projekty, GAP103/10/1517, zahájení: 2010-01-01, ukončení: 2013-12-31, řešení
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru