Analyzátor CDC asynchronních komponent

Nástroj rozšiřující SMV modely návrhů HW komponent řízených více hodinovými signály. Konvenční přístup formální verifikace návrhů hardware je založen na modelování nulového zpoždění při změně hodnot řídicích signálů. Taková abstrakce však skrývá možné problémy vznikající v křížení časových domén (CDC), jejichž kořeny spočívají buď v metastabilitě signálů nebo ve špatném návrhu synchronizačního protokolu. Nástroj CDCreveal implementuje detekci a rozšíření částí CDC, které jsou náchylné k možnosti vzniku chyb synchronizace. S využitím CDCreveal je možné detekovat a prozkoumat křížení časových domén nebo automaticky verifikovat návrh synchronizace pomocí model checkeru.

A tool for extending SMV based models of hardware designs of component controlled with multiple clocks. Conventional technique of hardware design formal verification is based on modelling zero-delay changes of signal value. Unfortunatelly, this type of abstraction hides the problem of clock domain crossings (CDCs) which cause is either in metastability or in bad synchronization protocol design. CDCreveal tool implements the detection and extension of parts of CDCs prone to synchronization bugs, so one can easily detect and examine clock domain crossing or automatically verify the synchronization protocol using model checker.