Návrh číslicových systémů (v angličtině)

• 39 hod. přednášky
• 13 hod. cvičení

• 60 bodů závěrečná zkouška (písemná část)
• 40 bodů půlsemestrální test (písemná část)

Praktické využití vybraných metod pro popis kombinačních a sekvenčních logických sítí. Zvládnutí analýzy a návrhu jednoduchých kombinačních a sekvenčních logických sítí. Zvládnutí analýzy a návrhu jednoduchých číslicových zařízení sestavených z kombinačních a sekvenčních obvodů a bloků.

Získat přehled a základy praktického využití vybraných metod pro popis kombinačních a sekvenčních logických sítí jakožto podstaty číslicových zařízení. Naučit se analyzlovat a navrhovat kombinační logické sítě. Naučit se analyzovat a navrhovat sekvenční logické sítě. Naučit se navrhovat číslicové obvody sestavené z kombinačních a sekvenčních logických sítí.

• Diskrétní matematika (IDM)

Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.

• Eysselt, M.: Logické systémy. Studijní opora, Učební text VUT Brno, vydáno 1980, 1985, 1990. Rozebráno: Lze si zapůjčovat v knihovnách v Brně, i na FIT.
• Frištacký, N., Kolesár, M., Kolenička, J., Hlavatý, J.: Logické systémy. SNTL Praha, ALFA Bratislava, 1986.
• Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW vydání.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.
• Eysselt, M.: Vybrané příklady podporující návrh číslicových systémů. Studijní opora, Učební text, FIT, 2002, 38 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt, M.: Logická a funkční schémata, výňatek z oborové normy ONT345553. Studijní opora, Učební text, FIT, 2002, 30 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt. M.: Funkční značky integrovaných obvodů, kreslení spojů. Studijní opora, Učební text, FIT, 2002, 12 str. Tento učební text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt, M.: Digital Systems Design: Programmable Logic Devices. Studijní opora, Učební text, FIT VUT v Brně, 2003. Zde je WWW verze přístupná evidovaným studentům.
• McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
• Cheung, J.Y., Bredeson, J.G.: MODERN DIGITAL SYSTEMS DESIGN. West Publishing Company, USA, ISBN 0-314-47828-0, 1990.
• Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
• Katz, R.H.: Contemporary Logic Design. Addison-Wesley/Benjamin-Cummings Publishing CO, Redwood City, CA, USA, ISBN 0-8053-2703-7, 1993.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.

• McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
• Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.

• Binární čísla: Poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
• Boolova algebra, reprezentace logických funkcí, algebraické formy.
• Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
• Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
• Analýza činnosti logických sítí: Souběh a hazard.
• Vybrané logické bloky: Sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka.
• Sekvenční logické obvody a sítě, klopné obvody.
• Stavové automaty a jejich reprezentace.
• Návrh synchronizovaných sekvenčních sítí: Kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu.
• Cílové technologie: SSI, MSI, LSI.
• Programovatelné součástky: Hradlová pole, PROM, PLA, PAL.
• Jednoduché asynchronní logické sítě: Návrh, analýza činnosti, hazardy.

• Binární čísla: Poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
• Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
• Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
• Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
• Využití SSI i.o. pro implementace logických funkcí. Analýza činnosti logických sítí: Souběh a hazard.
• Vybrané logické bloky: Sčítačky, odčítačka.
• Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí.
• Návrh logických sítí s i.o. technologií MSI a LSI. Programovatelné součástky: Hradlová pole, PROM, PLA, PAL.

• Průběžný test za 20 bodů.
• Půlsemestrální zkouška za 20 bodů.
• Závěrečná zkouška za 60 bodů.
  Hranice pro úspěšnou zkoušku podle pravidel ECTS je 50 bodů.

Kontrolovanou výukou jsou průběžný test, půlsemestrální zkouška a závěrečná zkouška. Test a půlsemestrální zkouška nemají náhradní termín. Závěrečná zkouška má dva náhradní termíny.

Zápočet není ustanoven.