Detail předmětu

Návrh počítačových systémů

INP Ak. rok 2024/2025 zimní semestr 6 kreditů

Aktuální akademický rok

Princip činnosti procesoru. Koncepce počítačů von Neumannova typu. Typy informace, její zobrazení a kódování. Instrukce, jejich formáty a kódování, způsoby adresování, architektura instrukčního souboru. Modelování algoritmů a subsystémů ve VHDL. Řetězené zpracování instrukcí. Aritmetické a logické operace v pevné a pohyblivé řádové čárce. Řadič: základní funkce, obvodová a mikroprogramová realizace. Paměti: typy, organizace, řízení. Hierarchie pamětí, rychlá vyrovnávací paměť. Periferní jednotky, sběrnice a jejich řízení. Měření výkonnosti. Spolehlivost výpočetních systémů. Úvod do paralelních architektur.

Garant předmětu

Koordinátor předmětu

Jazyk výuky

česky, anglicky

Zakončení

zápočet+zkouška (písemná)

Rozsah

  • 39 hod. přednášky
  • 12 hod. seminář
  • 14 hod. projekty

Bodové hodnocení

  • 52 bodů závěrečná zkouška (písemná část)
  • 15 bodů půlsemestrální test (písemná část)
  • 33 bodů projekty

Zajišťuje ústav

Přednášející

Cvičící

Cíle předmětu

Seznámit studenty s výstavbou a činností (jednojádrového) procesoru, zejména s jednotlivými operačními, paměťovými a řídicími podsystémy, s algoritmy základních operací v pevné a pohyblivé řádové čárce, komunikací mezi jednotlivými podsystémy a začleněním procesoru do paralelního výpočetního systému.

Po absolvování předmětu budou studenti schopni popsat činnost jednotlivých operačních, paměťových a řídicích podsystémů počítače a jejich vzájemnou komunikaci. Zvládnou základy jazyka VHDL. Budou mít solidní představu o vývojových trendech a možnostech výpočetní techniky.

Doporučené prerekvizity

Literatura studijní

  • Pinker J., Poupa M.: Číslicové systémy a jazyk VHDL, BEN - technická literatura, Praha, 2006.

Literatura referenční

  • Drábek V.: Výstavba počítačů, skripta VUT v Brně, PC-DIR, Brno, 1995.
  • Hamacher, C., Vranesic, Z., Zaky, S., N. Manjikian: Computer Organization and Embedded Systems, 6th edition, McGraw Hill, 2012, ISBN-13: 978-0-07-338065-0
  • Hennessy J. L., Patterson D. A.: Computer Architecture: A Quantitative Approach, 2nd edition, Morgan Kaufmann Publ., 1996, and new editions, e.g. the 5th ed. from 2012.

Osnova přednášek

  1. Úvod, princip činnosti procesoru.
  2. Instrukční soubory, registrové struktury.
  3. Procesory s řetězeným zpracováním instrukcí.
  4. Reprezentace dat.
  5. Algoritmy operací v pevné řádové čárce.
  6. Algoritmy operací v pohyblivé řádové čárce, iterační algoritmy.
  7. Řadiče.
  8. Paměti.
  9. Rychlá vyrovnávací paměť.
  10. Sběrnice, připojování a ovládání periferií.
  11. Výkonnost počítačů a měření výkonnosti.
  12. Spolehlivost výpočetních systémů.
  13. Úvod do paralelních architektur.

Osnova seminářů

  1. VHDL - úvod
  2. VHDL - syntetizovatelný kód
  3. FPGA
  4. Procesor ve VHDL
  5. Huffmanův a Hammingův kód
  6. Kód zbytkových tříd, sčítačky
  7. Násobičky
  8. Dělení
  9. Iterační algoritmy
  10. Výkonnost, spolehlivost
  11. Paralelní architektury

Osnova ostatní - projekty, práce

  • V průběhu semestru budou zadány 2 projekty.

Průběžná kontrola studia

Podmínky zápočtu: Pro získání zápočtu musí student získat nejméně 20 bodů během semestru, tj. z půlsemestrální zkoušky anebo z projektů. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, zápočet nebude udělen a dále bude zváženo zahájení disciplinárního řízení. Bez zápočtu se student nemůže zúčastnit zkoušky.
Účast na přednáškách a demonstračních cvičeních v tomto předmětu není kontrolována. Znalosti studentů jsou ověřovány vypracováním projektů, půlsemestrální a závěrečnou zkouškou. Pro získání bodů ze zkoušky je nutné zkoušku vypracovat tak, aby byla hodnocena nejméně 20 body. V opačném případě bude zkouška hodnocena 0 body. V případě nahlášené překážky ve smyslu čl. 55 Studijního a zkušebního řádu VUT stanoví garant (na písemnou žádost studenta) způsob náhrady zmeškané aktivity.

Rozvrh

DenTypTýdnyMístn.OdDoKapacitaPSKSkupInfo
Po přednáška 1., 2. výuky E104 E105 E112 14:0016:50294 2BIB 3BIT 20 - 29 xx Sekanina
Po přednáška 3., 4., 5., 6., 8., 9., 10., 11., 12., 13. výuky E104 E105 E112 14:0016:50294 2BIB 3BIT 20 - 29 xx Bidlo
Po seminář 1., 2., 3., 4., 5., 6., 8., 9., 10., 11., 12., 13. výuky E104 E105 E112 17:0017:50294 2BIB 3BIT 20 - 29 xx Sekanina
Út přednáška 1., 4., 6., 7., 9., 11. výuky D0206 D105 16:0018:50470 2BIA 3BIT 10 - 19 xx Sekanina
Út přednáška 3., 5., 8., 10., 12., 13. výuky D0206 D105 16:0018:50470 2BIA 3BIT 10 - 19 xx Bidlo
Út přednáška 2024-09-24 D0206 D105 16:0018:50470 2BIA 3BIT 10 - 19 xx
Út seminář výuky D0206 D105 19:0019:50470 2BIA 3BIT 10 - 19 xx Sekanina

Zařazení předmětu ve studijních plánech

Nahoru