Detail práce

Analýza a extrakce položek z hlaviček paketů v FPGA

Bakalářská práce Student: Selecký Roman Akademický rok: 2015/2016 Vedoucí: Kořenek Jan, doc. Ing., Ph.D.
Název anglicky
Packet Parsing and Header Field Extraction in FPGA
Jazyk práce
český
Abstrakt

Zariadenia, ktoré sa zúčastňujú komunikácie prostredníctvom počítačových sietí, potrebujú spracovávať pakety a získavať informácie z hlavičiek protokolov. S nárastom počtu protokolov a častými zmienami v ich definíciách, vzniká potreba zaistiť nielen vysokú rýchlosť, ale aj flexibilitu analyzátorov paketov. Preto je cieľom tejto práce vytvoriť návrh jednotky, ktorá umožní jednoducho definovať nové protokoly a generovať výkonnú hardwarovú architektúru. Využitie jazyka P4, popisujúceho hlavičky prokolov a spracovávanie paketov, v kombinácii s možnosťou rekonfigurovať hradlové polia FPGA, nám umožňuje vytvoriť flexibilný analyzátor paketov. Aby bolo možné dostatočne rýchlo premietať zmeny v popise tohto analyzátora, bol vyvynutý program mapujúci popis v jazyku P4 do navrhnutej architektúry.

Klíčová slova

Analýza paketov, extrakcia položiek, P4, FPGA

Ústav
Ústav počítačových systémů FIT VUT v Brně
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení A
Obhajoba
13. června 2016
Oponent
Košař Vlastimil, Ing., Ph.D.
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "A".

Otázky u obhajoby

Mohl byste stručně uvést jaké změny bude třeba provést v architektuře jednotky a procesu generování jednotky bude-li použita větší datová šířka vstupního rozhraní?

Komise
Schwarz Josef, doc. Ing., CSc. (UPSY FIT VUT), předseda
Peringer Petr, Dr. Ing. (UITS FIT VUT), člen
Ryšavý Ondřej, doc. Ing., Ph.D. (UIFS FIT VUT), člen
Szőke Igor, Ing., Ph.D. (UPGM FIT VUT), člen
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Citace
SELECKÝ, Roman. Analýza a extrakce položek z hlaviček paketů v FPGA. Brno, 2016. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2016-06-13. Vedoucí práce Kořenek Jan. Dostupné z: https://www.fit.vut.cz/study/thesis/18099/
BibTeX 
@bachelorsthesis{FITBT18099,
    author = "Roman Seleck\'{y}",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Anal\'{y}za a extrakce polo\v{z}ek z hlavi\v{c}ek paket\r{u} v FPGA",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2016,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/18099/"
}

Závěrečné práce

Nahoru