Detail práce

Generování procesních elementů pro FPGA

Bakalářská práce Student: Lengál Ondřej Akademický rok: 2007/2008 Vedoucí: Žádník Martin, Ing., Ph.D.
Název anglicky
Automated Generating of Processing Elements for FPGA
Jazyk práce
český
Abstrakt

Některé aplikace zpracovávající informace, jako je například monitorování počítačových sítí, vyžadují nepřetržité zpracovávání dat přicházejících vysokou rychlostí. S tím, jak tato rychlost vývojem stále stoupá, je žádoucí, aby bylo zpracovávání dat prováděno pomocí hardwarové implementace. Tato práce navrhuje konfigurační systém transformující uživatelem poskytnutou definici procesních funkcí na VHDL definici hardwarové implementace těchto funkcí. Systém je zaměřen na monitorování síťového provozu ve vysokorychlostních sítích.

Klíčová slova

pokročilé metody syntézy, plánování, zpracování toků, generování firmwaru, FPGA, monitorování sítí

Ústav
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení A
Obhajoba
9. června 2008
Oponent
Komise
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT), předseda
Drábek Vladimír, doc. Ing., CSc. (UPSY FIT VUT), člen
Hrubý Martin, Ing., Ph.D. (UITS FIT VUT), člen
Malo Roman, Ing., Ph.D. (Mendelu), člen
Matoušek Petr, doc. Ing., Ph.D., M.A. (UIFS FIT VUT), člen
Strnadel Josef, Ing., Ph.D. (UPSY FIT VUT), člen
Citace
LENGÁL, Ondřej. Generování procesních elementů pro FPGA. Brno, 2008. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2008-06-09. Vedoucí práce Žádník Martin. Dostupné z: https://www.fit.vut.cz/study/thesis/6664/
BibTeX
@bachelorsthesis{FITBT6664,
    author = "Ond\v{r}ej Leng\'{a}l",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Generov\'{a}n\'{i} procesn\'{i}ch element\r{u} pro FPGA",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2008,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/6664/"
}
Nahoru