Výzkumná skupina akcelerovaných síťových technologií

Hlavní výzkumník

[photo]

Kořenek Jan, doc. Ing., Ph.D.

Hlavní výzkumník, UPSY FIT VUT

  • Hardwarová akcelerace algoritmů s využitím technologie FPGA
  • Časově kritické algoritmy z oblasti počítačových sítí: hledání signatur útoků, klasifikace paketů, hledání nejdelšího společného prefixu, atd.
  • Monitorování a bezpečnost počítačových sítí
  • Konstrukce zařízení pro vysokorychlostní sítě
  • Vestavěná zařízení

Výzkumníci

[photo]

Kekely Lukáš, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • Hardware acceleration of networking operations using FPGAs
  • Wire-speed capture, processing, and transfer of network data
  • Accelerated network monitoring and lawful interception probes
  • Effective hardware architectures for packet matching and filtering
  • Accelerated computation in GF(2^n) arithmetic (e.g. CRC, RS-FEC)
[photo]

Korček Pavol, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • Vestavěná zařízení
  • FPGA technologie a platformy
  • IoT systémy
[photo]

Košař Vlastimil, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • Hardwarová akcelerace algoritmů s využitím technologie FPGA.
[photo]

Martínek Tomáš, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • Bioinformatika
  • Hardwarová akcelerace algoritmů v bioinformatice
  • Technologie FPGA
  • High Level Synthesis
[photo]

Matoušek Jiří, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • hardwarová akcelerace algoritmů z oblasti počítačových sítí s využitím technologie FPGA
  • generování syntetických dat pro testování algoritmů z oblasti počítačových sítí
[photo]

Žádník Martin, Ing., Ph.D.

Výzkumník, UPSY FIT VUT

  • Měření síťového provozu na vysokých rychlostech
  • Akcelerace časově-kritických síťových operací

Doktorandi

[photo]

Kekely Michal, Ing.

PhD student, UPSY FIT VUT

  • Hardwarová akcelerace algoritmů s využitím technologie FPGA.
  • Klasifikace paketů na vysokorychlostních sítích.
  • Jazyk P4 a jeho mapování do technologie FPGA.
[photo]

Kučera Jan, Ing.

PhD student, UPSY FIT VUT

  • Hardwarová akcelerace algoritmů s využitím technologie FPGA.
  • Bezpečnostní monitorování vysokorychlostních sítí.
  • Klasifikace paketů ve vysokorychlostních sítích.
[photo]

Tisovčík Peter, Ing.

PhD student, UPSY FIT VUT

  • Bezpečnost počítačových sítí

Vybraní absolventi

  • Jiří Tobola (CEO, Flowmon Networks) Za svou diplomovou práci v oblasti hardwarové akcelerace získal cenu Diplomová práce roku. V roce 2007 přijal výzvu rozjet jako první zaměstnanec nový  startup. Díky vynikajícímu vedení a technickým znalostem se mu podařilo postupně vybudovat z malé společnosti úspěšnou technologickou firmu Flowmon Networks, která má celosvětovou působnost. Dnes působí Jiří Tobola na pozici výkonného ředitele této úspěšné společnosti. Více najdete v rozhovoru s Jiřím Tobolou.
  • Viktor Puš (Compiler Engineering Manager, Intel) - působil dlouhodobě v rámci výzkumné skupiny i na projektu Liberouter. Svou diplomovou i disertační práci spojil s problematikou hardwarové akcelerace klasifikace paketů. Postupně se stal klíčovou osobností v oblasti návrhu hardwarových architektur. Po odchodu z projektu Liberouter se stal technickým ředitelem ve společnosti Netcope Technologies. Dnes působí ve společnosti Intel, kde vede tým zabývající se kompilátorem jazyka P4.
Nahoru