Detail publikace

Methodology of RTL circuit testability analysis

PEČENKA Tomáš. Methodology of RTL circuit testability analysis. In: Proceedings of 9th conference and competition STUDENT EEICT 2003. Brno: Vysoké učení technické v Brně, 2003, s. 243-245. ISBN 80-214-2377-3.
Název česky
Metody analýzy testovatelnosti na úrovni RT
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Pečenka Tomáš, Ing. (UPSY FIT VUT)
URL
Abstrakt

Již během návrhu elektronických obvodů je potřeba se zabývat tím, jak budou vyrobené obvody testovány. Existují různé metody, které mohou být použity pro zlepšení testovatelnosti obvodu. Tyto metody mohou pracovat na různých úrovních popisu obvodu. Tato práce se zabývá metodami zlepšení testovatelnosti použitelnými na úrovni meziregistrových přenosů. Zvláštní pozornost je pak zejména věnována využití testovatelných jader pro zkrácení doby potřebné pro testování obvodu.

Rok
2003
Strany
243-245
Sborník
Proceedings of 9th conference and competition STUDENT EEICT 2003
Konference
ELECTRICAL ENGINEERING, INFORMATION AND COMMUNICATION TECHNOLOGIES 2003, Brno, CZ
ISBN
80-214-2377-3
Vydavatel
Vysoké učení technické v Brně
Místo
Brno, CZ
BibTeX 
@INPROCEEDINGS{FITPUB7391,
   author = "Tom\'{a}\v{s} Pe\v{c}enka",
   title = "Methodology of RTL circuit testability analysis",
   pages = "243--245",
   booktitle = "Proceedings of 9th conference and competition STUDENT EEICT 2003",
   year = 2003,
   location = "Brno, CZ",
   publisher = "Brno University of Technology",
   ISBN = "80-214-2377-3",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/7391"
}
Nahoru