Detail publikace

Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming

GAJDA Zbyšek a SEKANINA Lukáš. Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming. In: Proc. of 2009 IEEE Congress on Evolutionary Computation. NA: IEEE Computational Intelligence Society, 2009, s. 1599-1604. ISBN 978-1-4244-2958-5.
Název česky
Optimalizace polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Abstrakt
Článek pojednává o optimalizaci polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování. Kombinováním konvenčních algoritmů syntézy s evoluční optimalizací počtu hradel je dosaženo lepších výsledků než přímým návrhem pomocí CGP.
Rok
2009
Strany
1599-1604
Sborník
Proc. of 2009 IEEE Congress on Evolutionary Computation
Konference
IEEE Congress on Evolutionary Computation, Trondheim, NO
ISBN
978-1-4244-2958-5
Vydavatel
IEEE Computational Intelligence Society
Místo
NA, US
BibTeX
@INPROCEEDINGS{FITPUB8949,
   author = "Zby\v{s}ek Gajda and Luk\'{a}\v{s} Sekanina",
   title = "Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming",
   pages = "1599--1604",
   booktitle = "Proc. of 2009 IEEE Congress on Evolutionary Computation",
   year = 2009,
   location = "NA, US",
   publisher = "IEEE Computational Intelligence Society",
   ISBN = "978-1-4244-2958-5",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/8949"
}
Soubory
Nahoru