Detail výsledku

Efficient Hardware Accelerator for Symbolic Regression Problems

VAŠÍČEK, Z.; SEKANINA, L. Efficient Hardware Accelerator for Symbolic Regression Problems. 5th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science. Znojmo: Masaryk University, 2009. p. 192-199. ISBN: 978-80-87342-04-6.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Vašíček Zdeněk, doc. Ing., Ph.D., CIS ‒ Interní systémy (CIS), FIT (FIT), UPSY (FIT)
Sekanina Lukáš, prof. Ing., Ph.D., UPSY (FIT)
Abstrakt

In this paper, a new hardware architecture for the acceleration of symbolic regression problems using Cartesian Genetic Programming (CGP) is presented.
In order to minimize the number of expensive memory accesses, a new algorithm is proposed.
The search algorithm is implemented using PowerPC processor which is available in Xilinx FPGAs of Virtex family.
A significant speedup of evolution is obtained in comparison with a highly optimized software implementation of CGP.

Klíčová slova

hardware acceleration, regression problem, evolutionary design, image filter, fpga, powerpc

Rok
2009
Strany
192–199
Sborník
5th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science
Konference
MEMICS'09 -- 5th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science
ISBN
978-80-87342-04-6
Vydavatel
Masaryk University
Místo
Znojmo
BibTeX 
@inproceedings{BUT34289,
  author="Zdeněk {Vašíček} and Lukáš {Sekanina}",
  title="Efficient Hardware Accelerator for Symbolic Regression Problems",
  booktitle="5th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science",
  year="2009",
  pages="192--199",
  publisher="Masaryk University",
  address="Znojmo",
  isbn="978-80-87342-04-6",
  url="https://www.fit.vut.cz/research/publication/9108/"
}
Soubory
Projekty
Matematické a inženýrské metody pro vývoj spolehlivých a bezpečných paralelních a distribuovaných počítačových systémů, GAČR, Doktorské granty, GD102/09/H042, zahájení: 2009-01-30, ukončení: 2012-12-31, ukončen
Návrh a obvodová realizace zařízení pro automatické generování patentovatelných invencí, GAČR, Standardní projekty, GA102/07/0850, zahájení: 2007-01-01, ukončení: 2009-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Evolvable Hardware (VZ EHW)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru