Detail výsledku

Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability

ZACHARIÁŠOVÁ, M.; BOLCHINI, C.; KOTÁSEK, Z. Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability. IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Karlovy Vary: IEEE Computer Society, 2013. p. 275-278. ISBN: 978-1-4673-6133-0.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Zachariášová Marcela, Ing., Ph.D., UPSY (FIT)
Bolchini Cristiana
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt

As the complexity of current hardware systems rises rapidly, it is a challenging task to harden these systems against faults and to complete their verification and manufacturing test. Not only that verification and testing take a considerable amount of time but the number of design errors, faults, manufacturing defects and crosstalks increases with the rising complexity as well. Furthermore, when a system is designed to be reliable new issues come into play making the picture even more complex. In this paper we performed a detailed analysis of two approaches
devoted to verification of hardened systems, with respect to the
test set generation: the first one is based on classical Automatic
Test Pattern Generation, the second one on Constrained-random
Stimulus Generation. We evaluated their qualities as well as their
drawbacks and introduced few ideas about their combination
in order to create a new promising approach for verification of
reliable systems.

Klíčová slova

ATPG, funkční verifikace.

Rok
2013
Strany
275–278
Sborník
IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems
Konference
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2013
ISBN
978-1-4673-6133-0
Vydavatel
IEEE Computer Society
Místo
Karlovy Vary
BibTeX 
@inproceedings{BUT103467,
  author="Marcela {Zachariášová} and Cristiana {Bolchini} and Zdeněk {Kotásek}",
  title="Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability",
  booktitle="IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2013",
  pages="275--278",
  publisher="IEEE Computer Society",
  address="Karlovy Vary",
  isbn="978-1-4673-6133-0"
}
Projekty
Centrum excelence IT4Innovations, MŠMT, Operační program Výzkum a vývoj pro inovace, ED1.1.00/02.0070, zahájení: 2011-01-01, ukončení: 2015-12-31, ukončen
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT, COST CZ (2011-2017), LD12036, zahájení: 2012-03-01, ukončení: 2015-11-30, ukončen
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT, COST, COST IC1103, zahájení: 2011-06-15, ukončení: 2015-12-31, ukončen
Pokročilé bezpečné, spolehlivé a adaptivní IT, VUT, Vnitřní projekty VUT, FIT-S-11-1, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav informačních systémů (UIFS)
Nahoru