Detail výsledku

Software Fault Tolerance: the Evaluation by Functional Verification

ČEKAN, O.; PODIVÍNSKÝ, J.; KOTÁSEK, Z. Software Fault Tolerance: the Evaluation by Functional Verification. In Proceedings of the 18th Euromicro Conference on Digital Systems Design. Funchal: IEEE Computer Society, 2015. p. 284-287. ISBN: 978-1-4673-8035-5.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Čekan Ondřej, Ing., Ph.D., UPSY (FIT)
Podivínský Jakub, Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt

The aim of this paper is to present a new approach in evaluating Software Fault Tolerance (SFT) methodologies. It is the way on how to ensure fault tolerance without any additional hardware as is common in frequently used Triple Modular Redundancy (TMR). As our research is focused on electromechanical systems which are commonly driven by processors or Multi Processors Systems on Chip (MPSoC) we decided to use the soft-core processor running on Field Programmable Gate Array (FPGA) as our experimental platform. The new approach uses Functional Verification for automation of the evaluation process. The functional verification environment is one of the important parts of the presented evaluation platform architecture. Programs generation for a processor, where SFT is applied, is also important. Experiments with the programs generator and fault injection are presented and goals for future work are identified on that basis.

Klíčová slova

Software Fault Tolerance
SFT
Processor
Fault Injection
Electro-mechanical Systems
Functional Verification

URL
Rok
2015
Strany
284–287
Sborník
Proceedings of the 18th Euromicro Conference on Digital Systems Design
Konference
18th Euromicro Conference on Digital Systems Design
ISBN
978-1-4673-8035-5
Vydavatel
IEEE Computer Society
Místo
Funchal
DOI
10.1109/DSD.2015.107
UT WoS
000382382300042
EID Scopus
2-s2.0-84958231364
BibTeX 
@inproceedings{BUT119910,
  author="Ondřej {Čekan} and Jakub {Podivínský} and Zdeněk {Kotásek}",
  title="Software Fault Tolerance: the Evaluation by Functional Verification",
  booktitle="Proceedings of the 18th Euromicro Conference on Digital Systems Design",
  year="2015",
  pages="284--287",
  publisher="IEEE Computer Society",
  address="Funchal",
  doi="10.1109/DSD.2015.107",
  isbn="978-1-4673-8035-5",
  url="https://ieeexplore.ieee.org/document/7302285"
}
Projekty
Architektury paralelních a vestavěných počítačových systémů, VUT, Vnitřní projekty VUT, FIT-S-14-2297, zahájení: 2014-01-01, ukončení: 2016-12-31, ukončen
Centrum excelence IT4Innovations, MŠMT, Operační program Výzkum a vývoj pro inovace, ED1.1.00/02.0070, zahájení: 2011-01-01, ukončení: 2015-12-31, ukončen
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT, COST, COST IC1103, zahájení: 2011-06-15, ukončení: 2015-12-31, ukončen
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT, COST CZ (2011-2017), LD12036, zahájení: 2012-03-01, ukončení: 2015-11-30, ukončen
Výzkumné skupiny
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru