Detail výsledku

Partial Scan Methodology in VHDL Environment

KOTÁSEK, Z.; RŮŽIČKA, R.; ZBOŘIL, F. Partial Scan Methodology in VHDL Environment. CEI'99. Herľany: unknown, 1999. p. 146-151. ISBN: 80-88922-05-4.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc.
Růžička Richard, doc. Ing., Ph.D., MBA
Zbořil František, doc. Ing., CSc.
Abstrakt

The paper presents a partial scan design methodology suited for pipelined data paths described at the Register Transfer Level. The presented methodology can be used for the selection of registers into the partial scan chain.

Klíčová slova

Partial Scan Methodoly, VHDL

Rok
1999
Strany
146–151
Sborník
CEI'99
Konference
Computer Engineering and Informatics CE&I'99
ISBN
80-88922-05-4
Vydavatel
unknown
Místo
Herľany
BibTeX 
@inproceedings{BUT191435,
  author="Zdeněk {Kotásek} and Richard {Růžička} and František {Zbořil}",
  title="Partial Scan Methodology in VHDL Environment",
  booktitle="CEI'99",
  year="1999",
  pages="146--151",
  publisher="unknown",
  address="Herľany",
  isbn="80-88922-05-4"
}
Projekty
Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů, GAČR, Standardní projekty, GA102/98/1463, zahájení: 1998-01-01, ukončení: 2006-03-31, ukončen
Výzkumné skupiny
Výzkumná skupina inteligentních systémů (VZ INTSYS)
Výzkumná skupina Superpočítačových technologií SC@FIT (VZ SC@FIT)
Pracoviště
Fakulta informačních technologií (FIT)
Nahoru