Detail výsledku

Cache-Based Parallel Particle Rendering Engine

TIŠNOVSKÝ, P.; HEROUT, A.; ZEMČÍK, P. Cache-Based Parallel Particle Rendering Engine. ElectronicsLetters.com - http://www.electronicsletters.com, 2003, vol. 2003, no. 1, 8 p. ISSN: 1213-161X.
Typ
článek v časopise
Jazyk
anglicky
Autoři
Tišnovský Pavel, Ing.
Herout Adam, prof. Ing., Ph.D.
Zemčík Pavel, prof. Dr. Ing., dr. h. c.
Abstrakt

Current hardware graphics rendering engines efficiently process hugeamount of triangle data, but are not as suitable when operating onpoint-based scenes. This paper presents an architectural design forpoint-based rendering. We are using a previously developed hardwaremodel featuring FPGA, DSP and CAM memory.

Klíčová slova

particle, surfel, particle renderer, particle rendering engine, FieldProgrammable Gate Array - FPGA, Content Addressable Memory - CAM,Digital Signal Processor - DSP, Programmable Switching Matrix - PSM,Configurable Logic Block - CLB, cache, spatial data locality

Rok
2003
Strany
8
Časopis
ElectronicsLetters.com - http://www.electronicsletters.com, roč. 2003, č. 1, ISSN 1213-161X
Kniha
Electronics Letters
BibTeX 
@article{BUT42291,
  author="Pavel {Tišnovský} and Adam {Herout} and Pavel {Zemčík}",
  title="Cache-Based Parallel Particle Rendering Engine",
  journal="ElectronicsLetters.com - http://www.electronicsletters.com",
  year="2003",
  volume="2003",
  number="1",
  pages="8",
  issn="1213-161X"
}
Projekty
Algoritmy počítačové grafiky s podporou FPGA, GAČR, Standardní projekty, GA102/02/0507, zahájení: 2002-01-01, ukončení: 2003-12-31, ukončen
Výzkumné skupiny
Výzkumná skupina počítačové grafiky (VZ GRAPH)
Pracoviště
Ústav počítačové grafiky a multimédií (UPGM)
Nahoru