Detail výsledku

Evolutionary Optimization of Complex Digital Circuits

VAŠÍČEK, Z.; SEKANINA, L. Evolutionary Optimization of Complex Digital Circuits. 7th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science. Brno: Masaryk University, 2011. p. 127-127. ISBN: 978-80-214-4305-1.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Vašíček Zdeněk, doc. Ing., Ph.D., UPSY (FIT)
Sekanina Lukáš, prof. Ing., Ph.D., UPSY (FIT)
Abstrakt

This contribution is based on the paper Formal Verification of Candidate Solutions for Post-Synthesis Evolutionary Optimization in Evolvable Hardware that has been published in Genetic Programming and Evolvable Machines journal, Volume 12, Number 3, p. 305-327.

Klíčová slova

circuit synthesis, circuit optimization, evolutionary design, satisfiability, formal verification, combinational equivalence checking

Rok
2011
Strany
127–127
Sborník
7th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science
Konference
MEMICS'11 -- 7th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science
ISBN
978-80-214-4305-1
Vydavatel
Masaryk University
Místo
Brno
BibTeX 
@inproceedings{BUT91278,
  author="Zdeněk {Vašíček} and Lukáš {Sekanina}",
  title="Evolutionary Optimization of Complex Digital Circuits",
  booktitle="7th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science",
  year="2011",
  pages="127--127",
  publisher="Masaryk University",
  address="Brno",
  isbn="978-80-214-4305-1"
}
Projekty
Matematické a inženýrské metody pro vývoj spolehlivých a bezpečných paralelních a distribuovaných počítačových systémů, GAČR, Doktorské granty, GD102/09/H042, zahájení: 2009-01-30, ukončení: 2012-12-31, ukončen
Pokročilé bezpečné, spolehlivé a adaptivní IT, VUT, Vnitřní projekty VUT, FIT-S-11-1, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen
Výzkumné skupiny
Výzkumná skupina Evolvable Hardware (VZ EHW)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru