Detail výsledku
Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA
Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby v maximální možné míře využívaly prostředků současných FPGA čipů. Kromě nahrazení externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo také rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky. Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola o směřování mojí disetační práce.
This paper deals with optimizing longest prefix match operation implemented by Tree Bitmap algorithm. Optimizations are built around properties and possibilities of available FPGAs. The paper also contains a section about current status of my Ph.D. thesis research.
LPM, Tree Bitmap, FPGA
@inproceedings{BUT97038,
author="Jiří {Matoušek}",
title="Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA",
booktitle="Počítačové architektury a diagnostika",
year="2012",
pages="67--72",
publisher="Fakulta informačních technologií ČVUT",
address="Milovy",
isbn="978-80-01-05106-1",
url="https://www.fit.vut.cz/research/publication/10138/"
}
Pokročilé bezpečné, spolehlivé a adaptivní IT, VUT, Vnitřní projekty VUT, FIT-S-11-1, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen