Detail práce

Akcelerace NATu a paketového filtru v FPGA pro 10G sítě

Bakalářská práce Student: Orsák Michal Akademický rok: 2015/2016 Vedoucí: Viktorin Jan, Ing.
Název anglicky
Acceleration of NAT and Packet Filter in FPGA for 10G Networks
Jazyk práce
český
Abstrakt

Cílem této práce je návrh a implementace univerzálního síťového filtrovacího akcelerátoru pro počítačové sítě o rychlosti 10 Gb/s za použití FPGA. Díky přítomnosti pamětí QDR-II může akcelerátor používat značně větší počet pravidel, než by bylo možné za použití vnitřních pamětí FPGA. Vlastnosti akcelerátoru jsou vhodné především pro NAT, paketový filtr a zákonné odposlechy. Platforma, na které filtr pracuje, obsahuje akcelerátor a libovolný počet výpočetních jednotek. Jedna z výpočetních jednotek ovládá akcelerátor prostřednictvím USB, zbytek zpracovává síťový provoz.

Klíčová slova

NAT, FPGA, siťové filtry, HLS, 10G Ethernet, AMBA AXI

Ústav
Ústav počítačových systémů FIT VUT v Brně
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení C
Obhajoba
14. června 2016
Oponent
Kořenek Jan, doc. Ing., Ph.D.
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "C".

Otázky u obhajoby
  1. Využití navrženého systému hardwarové akcelerace pro zákonné odposlechy je popsáno v práci poměrně vágně. Mohl byste způsob využití upřesnit a zmínit hlavní přínosy navrženého systému pro tuto úlohu?
  2. Mohl byste stručně popsat princip generování VHDL z jazyka Python, který v práci používáte?
Komise
Švéda Miroslav, prof. Ing., CSc. (UIFS FIT VUT), předseda
Fučík Otto, doc. Dr. Ing. (UPSY FIT VUT), člen
Očenášek Pavel, Mgr. Ing., Ph.D. (UIFS FIT VUT), člen
Szőke Igor, Ing., Ph.D. (UPGM FIT VUT), člen
Šátek Václav, Ing., Ph.D. (UITS FIT VUT), člen
Citace
ORSÁK, Michal. Akcelerace NATu a paketového filtru v FPGA pro 10G sítě. Brno, 2016. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2016-06-14. Vedoucí práce Viktorin Jan. Dostupné z: https://www.fit.vut.cz/study/thesis/18665/
BibTeX 
@bachelorsthesis{FITBT18665,
    author = "Michal Ors\'{a}k",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Akcelerace NATu a paketov\'{e}ho filtru v FPGA pro 10G s\'{i}t\v{e}",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2016,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/18665/"
}

Závěrečné práce

Nahoru