Detail práce
Automatizované testováni v FPGA
Cílem této práce je analyzovat testování procesorů vyvíjených firmou Codasip a~zjistit, které z testů je vhodné provádět s~využitím technologie FPGA. Dále je cílem navrhnout a~implementovat systém na vzdálené konfigurování zařízení FPGA připojených k~centrálnímu serveru za účelem provádění testů. Systém byl naprogramován v jazyce Python s využitím architektury klient-server a frameworku Flask. Interakce serveru se zařízeními FPGA je zajištěna s pomocí sofwaru OpenOCD. Implementované řešení umožňuje uživateli zjistit stav připojených obvodů FPGA, nakonfigurovat tato zařízení a následně je využít k běhu testů. V rámci práce byly využity obvody FPGA řady Artix-7 firmy Xilinx, umístěné na vývojových deskách Digilent Nexys A7. Výsledné testování naprogramovaných čipů v FPGA reprezentující mikroprocesor je urychleno při použití FPGA zařízení. Jeho výsledky jsou v~některých případech na hardwarové reprezentaci rychlejší než při jeho simulaci.
testování, Python, FPGA, webová aplikace, mikroprocesor, procesor
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A.
- Jak se systém bude muset změnit, pokud budeme chtít synchronizovat dvě a více farem FPGA desek připojených k různým serverům?
- Jakým způsobem se uživatel dozví o možném selhání testování způsobeném hardwarovým selháním FPGA desky?
- Je možné využít FPGA farmy i pro jiné testy než jen debugger testy?
- Jak se detekuje chyba v obvodu?
- Může na jedné desce běžet více testů?
Holík Lukáš, doc. Mgr., Ph.D. (UITS FIT VUT), člen
Hradiš Michal, Ing., Ph.D. (UPGM FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Křivka Zbyněk, Ing., Ph.D. (UIFS FIT VUT), člen
@bachelorsthesis{FITBT24135,
author = "David Valeck\'{y}",
type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
title = "Automatizovan\'{e} testov\'{a}ni v FPGA",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2021,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/24135/"
}