Detail práce
Vizualizace činnosti vyrovnávacích pamětí procesoru
Cílem této práce je navrhnout a implementovat simulátor činnosti vyrovnávací paměti procesoru. Protože v dnešních počítačích je řádový rozdíl mezi výkonem procesoru a hlavní paměti je nutné používat vyrovnávací paměti jako mezivrstvu. Simulátor má vizuálně demonstrovat vliv těchto pamětí na různých algoritmech a problémy, které se mohou vyskytnout při jejím nevhodném využití. Pro jednoduché použití je simulátor implementován jako webová aplikace pomocí frameworku Vue.js. Aplikace umožňuje zadat assembler kód a ten poté vykonat na různých typech vyrovnávací paměti. Aplikace vizualizuje tok dat mezi vyrovnávací a hlavní pamětí. Pro simulátor byly také vytvořeny ukázkové programy, které předvádějí různé vlastnosti a problémy vyrovnávacích pamětí. Díky této aplikaci je možné názorně předvést význam těchto pamětí.
vyrovnávací paměť, rychlá vyrovnávací paměť, vyrovnávací paměť procesoru, paměťová hierarchie, simulátor, simulátor vyrovnávacích pamětí, vizualizace, vizualizace vyrovnávacích pamětí, assembler, webová aplikace, javascriptový frontend framework, Vue.js
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A.
- V práci postrádám základní teorii pro realizaci překladače. Využil jste nějak teorii formálních jazyků?
- Myslíte si, že informace na sl. 2 zde nikdo nezná?
- Je v animacích vidět, jaká instrukce má více cache hit/misses?
Bidlo Michal, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Hliněná Dana, doc. RNDr., Ph.D. (UMAT FEKT VUT), člen
Musil Miloš, Ing., Ph.D. (UIFS FIT VUT), člen
Rogalewicz Adam, doc. Mgr., Ph.D. (UITS FIT VUT), člen
@bachelorsthesis{FITBT24948,
author = "Daniel Pe\v{r}ina",
type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
title = "Vizualizace \v{c}innosti vyrovn\'{a}vac\'{i}ch pam\v{e}t\'{i} procesoru",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2022,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/24948/"
}