Detail práce

Úkázky hardwarové akcelerace na přípravku Pynq Z2

Diplomová práce Student: Vosyka Pavel Akademický rok: 2021/2022 Vedoucí: Kořenek Jan, doc. Ing., Ph.D.
Název anglicky
Hardware Acceleration Demo on the Pynq Z2 Board
Jazyk práce
český
Abstrakt

Práce se zabývá hardwarovou akcelerací na platformě Pynq Z2 osazenou technologií Xilinx Zynq. Na této platformě byly navrženy tři úlohy demonstrující hardwarovou akceleraci. Primárním cílem úloh bylo prezentovat hardwarovou akceleraci pro výukové účely, proto byla snaha je vytvořit co nejjednodušeji, aby byly dobře pochopitelné. Hardwarové akcelerátory jsou napsány v jazyku VHDL a jejich obsluha je zajištěna pomocí aplikace v Pythonu v rámci technologie Pynq. Všechny úlohy byly implementovány a ověřeny na dostupném hardwarovém přípravku.

Klíčová slova

Hardwarová akcelerace, Pynq, Pynq Z2, Zynq, Xilinx

Ústav
Ústav počítačových systémů FIT VUT v Brně
Studijní program
Informační technologie a umělá inteligence, specializace Vestavěné systémy
Soubory
Stav
obhájeno, hodnocení E
Obhajoba
17. června 2022
Oponent
Kekely Lukáš, Ing., Ph.D.
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm E.

Otázky u obhajoby
  1. Co vedlo na výběr GPIO kontroléru jako vhodného způsobu pro komunikaci mezi procesorem a FPGA akcelerátorem? Proč byl tento přístup upřednostněn před standardními cestami skrz AXI Endpoint šablonu nebo DMA modul? V použitém nástroji Vivado jsou obě tyto cesty jednoduše dostupné.
  2. Proč byly pro všechny úlohy zvolené implementace zjednodušených verzí problémů?
  3. Je autor sám spokojen s kvalitou textové a realizační části své diplomové práce nebo by své výsledky raději doplnil/opravil?
  4. Proč úloha hledání řetězců škáluje superlineárně pro počet modulů?
  5. Proč byla implementace v jazyce Python o tolik pomalejší?
  6. Jakou část práce považujete jako nejsložitější?
  7. Jak jste měřil dobu trvání jednotlivých úloh?
  8. Je vaše práce z pedagogického hlediska použitelná pro studenty?
Komise
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT), předseda
Drábek Vladimír, doc. Ing., CSc. (UPSY FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Lengál Ondřej, Ing., Ph.D. (UITS FIT VUT), člen
Martínek Tomáš, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Strnadel Josef, Ing., Ph.D. (UPSY FIT VUT), člen
Citace
VOSYKA, Pavel. Úkázky hardwarové akcelerace na přípravku Pynq Z2. Brno, 2022. Diplomová práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2022-06-17. Vedoucí práce Kořenek Jan. Dostupné z: https://www.fit.vut.cz/study/thesis/25156/
BibTeX 
@mastersthesis{FITMT25156,
    author = "Pavel Vosyka",
    type = "Diplomov\'{a} pr\'{a}ce",
    title = "\'{U}k\'{a}zky hardwarov\'{e} akcelerace na p\v{r}\'{i}pravku Pynq Z2",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2022,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/25156/"
}

Závěrečné práce

Nahoru