Detail výsledku

Testing PCBs Based on Boundary Scan and EDIF Data Analysis

KOTÁSEK, Z.; TOMÍŠEK, P.; ZBOŘIL, F. Testing PCBs Based on Boundary Scan and EDIF Data Analysis. Proceedings of the DDECS'98. Szczyrk: unknown, 1998. p. 95-101. ISBN: 83-908409-6-0.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc.
Tomíšek Petr
Zbořil František, doc. Ing., CSc.
Abstrakt

The paper describes a practical approach to testing PCBs with Xilinx FPGAs. The approach is based on a PCB netlist analysis which is an integral part of EDIF data (Electronic Design Interchange Format), revealing the existing connections on the PCB through the Boundary Scan chain and comparing the two results. It is also supposed that the developed software tools will be used for debugging PCBs with Xilinx FPGAs. The goal of the research activities is to develop an easy to use, efficient and user friendly software tools.

Klíčová slova

Boundary Scan, PCBs Testing, Xilinx FPGAs, EDIF Data Analysis

Rok
1998
Strany
95–101
Sborník
Proceedings of the DDECS'98
Konference
DDECS 1998
ISBN
83-908409-6-0
Vydavatel
unknown
Místo
Szczyrk
BibTeX 
@inproceedings{BUT191444,
  author="Zdeněk {Kotásek} and Petr {Tomíšek} and František {Zbořil}",
  title="Testing PCBs Based on Boundary Scan and EDIF Data Analysis",
  booktitle="Proceedings of the DDECS'98",
  year="1998",
  pages="95--101",
  publisher="unknown",
  address="Szczyrk",
  isbn="83-908409-6-0"
}
Projekty
Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů, GAČR, Standardní projekty, GA102/98/1463, zahájení: 1998-01-01, ukončení: 2006-03-31, ukončen
Výzkumné skupiny
Výzkumná skupina inteligentních systémů (VZ INTSYS)
Pracoviště
Fakulta informačních technologií (FIT)
Nahoru