Detail výsledku

Exploitation of Scattered Context Grammars to Model VLIW Instruction Constraints

KŘOUSTEK, J.; ŽIDEK, S.; KOLÁŘ, D.; MEDUNA, A. Exploitation of Scattered Context Grammars to Model VLIW Instruction Constraints. In Proceedings of the 12th Biennial Baltic Electronics Conference. Tallinn: Institute of Electrical and Electronics Engineers, 2010. p. 165-168. ISBN: 978-1-4244-7357-1.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Křoustek Jakub, Ing., Ph.D., UIFS (FIT)
Židek Stanislav, Ing., UIFS (FIT)
Kolář Dušan, doc. Dr. Ing., UIFS (FIT)
Meduna Alexandr, prof. RNDr., CSc., UIFS (FIT)
Abstrakt

More and more nowadays data processing System-on-Chip (SoC) devices exploit the very long instruction word (VLIW) technology. The high performance of VLIW processors is achieved by a high instruction level parallelism. Program execution is scheduled statically at compilation time. Therefore, there is no need for run-time control mechanisms and hardware can be relatively simple. On the other hand, all constraints checks must be done by the compiler.

This paper describes formal method for modeling instruction level limitations of these processors. This method is based on scattered context grammars that generate proper assembler code. This concept has two advantages - formal description of the dependency checking process and high reduction of description complexity over other methods.

Klíčová slova

scattered context grammar, SCG, VLIW, assembler, conflicts, latency

URL
Rok
2010
Strany
165–168
Sborník
Proceedings of the 12th Biennial Baltic Electronics Conference
Konference
12th Biennial Baltic Electronics Conference
ISBN
978-1-4244-7357-1
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Tallinn
DOI
10.1109/BEC.2010.5630284
EID Scopus
2-s2.0-79952179152
BibTeX 
@inproceedings{BUT34822,
  author="Jakub {Křoustek} and Stanislav {Židek} and Dušan {Kolář} and Alexandr {Meduna}",
  title="Exploitation of Scattered Context Grammars to Model VLIW Instruction Constraints",
  booktitle="Proceedings of the 12th Biennial Baltic Electronics Conference",
  year="2010",
  pages="165--168",
  publisher="Institute of Electrical and Electronics Engineers",
  address="Tallinn",
  doi="10.1109/BEC.2010.5630284",
  isbn="978-1-4244-7357-1",
  url="https://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=5630284"
}
Projekty
Jazyk a vývojové prostředí pro návrh mikroprocesoru, MPO, TANDEM, FT-TA3/128, zahájení: 2006-01-01, ukončení: 2010-06-30, ukončen
Rozpoznávání a prezentace informací z multimediálních dat, VUT, Vnitřní projekty VUT, FIT-S-10-2, 2010, zahájení: 2010-04-01, ukončení: 2010-12-31, ukončen
Systém pro programování a realizaci vestavěných systémů, MPO, TIP, FR-TI1/038, zahájení: 2009-07-01, ukončení: 2013-06-30, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina formálních modelů (VZ FM)
Výzkumná skupina Hardware-Software Codesign (VZ LISSOM)
Pracoviště
Ústav informačních systémů (UIFS)
Nahoru