Detail výsledku

Fast Just-In-Time Translated Simulation for ASIP Design

PŘIKRYL, Z.; KŘOUSTEK, J.; HRUŠKA, T.; KOLÁŘ, D. Fast Just-In-Time Translated Simulation for ASIP Design. In 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Cottbus: IEEE Computer Society, 2011. p. 279-282. ISBN: 978-1-4244-9753-9.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Přikryl Zdeněk, Ing., Ph.D., UIFS (FIT)
Křoustek Jakub, Ing., Ph.D., UIFS (FIT)
Hruška Tomáš, prof. Ing., CSc., UIFS (FIT)
Kolář Dušan, doc. Dr. Ing., UIFS (FIT)
Abstrakt

Thefast and accurate processor simulator is an essential tool foreffective design of modern high-performance application-specificinstruction set processors. The nowadays trend of ASIP design isfocused on automatic simulator generation based on a processordescription in an architecture description language. The simulator isused for testing and validation of designed processor or targetapplication. Furthermore, the simulator can produce the profilinginformation. This information can aid design space exploration andthe processor and target application optimization. In this paper, wepresent the concept of automatically generated just-in-timetranslated simulator with the profiling capabilities. This simulatoris very fast, and it is generated in a short time. It can be evenused for simulation of special applications, such as applicationswith self-modifying code or applications for systems with externalmemories. The experimental results can be found at the end of thepaper.

Klíčová slova

Architecturedescription languages, simulation, testing, application-specificinstruction set processors

Rok
2011
Strany
279–282
Sborník
14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems
Konference
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2011
ISBN
978-1-4244-9753-9
Vydavatel
IEEE Computer Society
Místo
Cottbus
DOI
10.1109/DDECS.2011.5783094
UT WoS
000312912900055
BibTeX 
@inproceedings{BUT76314,
  author="Zdeněk {Přikryl} and Jakub {Křoustek} and Tomáš {Hruška} and Dušan {Kolář}",
  title="Fast Just-In-Time Translated Simulation for ASIP Design",
  booktitle="14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2011",
  pages="279--282",
  publisher="IEEE Computer Society",
  address="Cottbus",
  doi="10.1109/DDECS.2011.5783094",
  isbn="978-1-4244-9753-9"
}
Projekty
Matematické a inženýrské metody pro vývoj spolehlivých a bezpečných paralelních a distribuovaných počítačových systémů, GAČR, Doktorské granty, GD102/09/H042, zahájení: 2009-01-30, ukončení: 2012-12-31, ukončen
National Support for Project Smart Multicore Embedded SYstems, MŠMT, Společné technologické iniciativy, 7H10014, zahájení: 2010-02-01, ukončení: 2013-01-31, řešení
Pokročilé rozpoznávání a prezentace multimediálních dat, VUT, Vnitřní projekty VUT, FIT-S-11-2, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen
Systém pro podporu platformě nezávislé analýzy škodlivého kódu ve spustitelných souborech, TAČR, Program aplikovaného výzkumu a experimentálního vývoje ALFA, TA01010667, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen
Systém pro programování a realizaci vestavěných systémů, MPO, TIP, FR-TI1/038, zahájení: 2009-07-01, ukončení: 2013-06-30, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Hardware-Software Codesign (VZ LISSOM)
Pracoviště
Ústav informačních systémů (UIFS)
Nahoru